DDR
測定上の問題点とその解決策
信号はすべて受信端で測定する
双方向性バスであることに加え、信号が高速化しているため、読み込みサイクルに関する測定はメモリ・コントローラ直近、書き込みサイクルはメモリ・デバイス直近で測定する必要があります。信号の立上り時間が高速であり、加えて立上り時間に比較して、信号伝送線路長が長いため、デバイスから測定点まで距離があると伝搬遅延による反射の影響が顕著となり、正しい評価が行えません。そのため伝送路途中のコネクタ、またはトレースやビアに対しプローブを接続した場合、（特にバス上に複数のDRAMが接続されたマルチドロップの場合）には、反射波の影響で、信号の実体を確認できません。
FBGAパッケージのため、あらかじめ測定点を用意する
パッケージとして性能面で優れたFBGAを採用していますが、信号端子がデバイス真下に位置するため、基板上に実装した場合、信号に当たることができません。そのため設計段階から基板裏側にプローブを接続するためのビアを設けておく方法を推奨します。この場合、レジストを抜いておくようにします。なお自社の顧客サポートとしてDRAMと基板の間に入れるプローブ・アダプタを提供しているDRAMベンダもあります。また、DIMMおよびSO-DIMMの場合には、テスト・ポイントを用意しているベンダもあります。<.
プローブに何らかのアクセサリやリードを併用すると、観測信号を劣化させたり、被測定回路に影響を与えたりする
プローブ・アクセサリの信号導体部分はインダクタンス成分（L）を持ちます。そのためプローブの持つ入力容量成分（C）によりL C回路を形成し、共振周波数（f＝１／2π√LC）を持つこととなり、信号の立上り部分にリンギングを発生させます。また信号導体長が被測定回路から見てスタブにもなります。そのため、できる限り最短の信号導体で回路に当たります。最近の広帯域プローブでは、脱着可能なプローブ先端部を回路内に直接半田付けするようになっています。信号はダンピング抵抗を通してプローブに伝送されます。ダンピング抵抗は上記の共振の抑制、高周波における容量性負荷によるプローブ・インピーダンス低下の抑制、およびスタブを抑制します。また半田付けしないでプローブ先端を回路内に接触させて信号をピックアップする場合には、手振れの影響をなくし、安定した測定結果を得るためには、手持ちではなくプローブ・アームでプローブを固定します。
P7360A型差動プローブと半田付けタイプの
脱着式アクセサリとその実装例
PPM203B型プローブ・アーム、手振れの影響をなくし
安定した測定結果が得られる
双方向性バスのため、測定に際し、書き込みと読み出しで信号を識別する必要がある
オシロスコープによるDDR2-DRAM測定上の基本的な問題は、双方向性バスに起因するトリガの難しさです。Read波形とWrite波形が重なって表示されてしまうため、このままの状態では各々のサイクルにおけるアイ・ダイアグラム測定やDQS-DQ間のタイミング測定ができません。
DQS-DQタイミング測定を行うには、ReadまたはWriteの各サイクルだけをトリガし、安定した波形表示を得る必要があります。
アプリケーション情報
ワン・ボタンのRead／Write識別トリガから、タイミング、ジッタ測定、アイ・ダイアグラム表示まで